Chào mừng bạn đến với khóa học “Cơ Sở Mạch Số: Nền Tảng Thiết Kế Logic”! Mạch số là nền tảng của tất cả các hệ thống điện tử hiện đại, từ máy tính, điện thoại thông minh đến các hệ thống điều khiển tự động và robot. Khóa học này được thiết kế để cung cấp cho bạn kiến thức nền tảng về mạch số, các phần tử logic cơ bản, phương pháp thiết kế, mô phỏng và hiện thực mạch số. Đây sẽ là bước đệm vững chắc để bạn tiếp cận các lĩnh vực chuyên sâu hơn trong thiết kế vi mạch, hệ thống nhúng và các ứng dụng cơ điện tử, tự động hóa.
I. NỘI DUNG CHÍNH (MAIN CONTENT):
Khóa học bao gồm các nội dung chính sau:
Phần 1: Hệ Thống Số và Đại Số Boolean
Phần 2: Cổng Logic và Mạch Tổ Hợp
Phần 3: Mạch Tuần Tự
Phần 4: Máy Trạng Thái Hữu Hạn (FSM)
Phần 5: Thiết Kế và Mô Phỏng với Quartus Prime và Ngôn Ngữ Verilog
II. NỘI DUNG ĐƯỢC HỌC (LEARNING OUTCOMES & SCHEDULE):
Khóa học được thiết kế với thời lượng 40 giờ, bao gồm lý thuyết, bài tập, thực hành trên phần mềm và các dự án thiết kế. Dưới đây là nội dung chi tiết và thời gian học dự kiến cho từng phần:
Phần 1: Hệ Thống Số và Đại Số Boolean (6 giờ)
1.1. Các Hệ Thống Số (2 giờ)
Hệ thống số nhị phân (Binary), thập phân (Decimal), bát phân (Octal) và thập lục phân (Hexadecimal).
Biểu diễn số nguyên, số có dấu và số thực trong hệ nhị phân.
Chuyển đổi giữa các hệ thống số.
Các phép toán số học trong hệ nhị phân.
1.2. Đại Số Boolean (2 giờ)
Các tiên đề và định luật cơ bản của đại số Boolean.
Biểu thức Boolean và bảng chân trị.
Biến đổi và rút gọn biểu thức Boolean.
1.3. Các Phương Pháp Biểu Diễn Hàm Logic (2 giờ)
Biểu diễn hàm logic bằng bảng chân trị (Truth Table).
Biểu diễn hàm logic bằng biểu thức đại số Boolean.
Biểu diễn hàm logic bằng sơ đồ Karnaugh (K-map).
Tối thiểu hóa hàm logic sử dụng bảng Karnaugh.
Bài lab: Thực hành rút gọn biểu thức logic bằng các phương pháp khác nhau.
Phần 2: Cổng Logic và Mạch Tổ Hợp (8 giờ)
2.1. Các Cổng Logic Cơ Bản (2 giờ)
Giới thiệu về các cổng logic cơ bản (AND, OR, NOT, NAND, NOR, XOR, XNOR).
Ký hiệu, bảng chân trị và nguyên lý hoạt động của các cổng logic.
Mối quan hệ giữa các cổng logic.
2.2. Thiết Kế Mạch Tổ Hợp (3 giờ)
Phân tích và thiết kế mạch tổ hợp từ yêu cầu bài toán.
Xây dựng bảng chân trị và biểu thức logic cho mạch tổ hợp.
Hiện thực mạch tổ hợp bằng các cổng logic.
2.3. Các Mạch Tổ Hợp Thường Gặp (3 giờ)
Bộ mã hóa (Encoder) và bộ giải mã (Decoder).
Bài lab: Thiết kế bộ mã hóa và giải mã nhị phân.
Bộ dồn kênh (Multiplexer) và bộ phân kênh (Demultiplexer).
Bài lab: Thiết kế bộ dồn kênh và phân kênh.
Bộ so sánh (Comparator).
Bài lab: Thiết kế bộ so sánh 2 số nhị phân.
Bộ cộng/trừ (Adder/Subtractor).
Bài lab: Thiết kế bộ cộng/trừ nhị phân.
Phần 3: Mạch Tuần Tự (8 giờ)
3.1. Giới Thiệu về Mạch Tuần Tự (2 giờ)
Phân biệt mạch tuần tự và mạch tổ hợp.
Khái niệm về trạng thái (state) và nhớ (memory) trong mạch tuần tự.
Phân loại mạch tuần tự (đồng bộ, không đồng bộ).
3.2. Flip-Flop (3 giờ)
Giới thiệu về các loại Flip-Flop (RS, D, JK, T).
Cấu tạo, nguyên lý hoạt động và bảng trạng thái của từng loại Flip-Flop.
Xung clock và vai trò trong mạch tuần tự.
Bài lab: Mô phỏng hoạt động của các loại Flip-Flop.
Phần mềm: Quartus Prime (Simulator).
Ngôn ngữ: Verilog.
3.3. Thanh Ghi (Register) (2 giờ)
Giới thiệu về thanh ghi và các loại thanh ghi (nối tiếp, song song).
Thiết kế thanh ghi dịch (Shift Register).
Ứng dụng của thanh ghi trong lưu trữ và xử lý dữ liệu.
Bài lab: Thiết kế thanh ghi dịch 4-bit.
Phần mềm: Quartus Prime.
Ngôn ngữ: Verilog.
3.4. Bộ Đếm (Counter) (1 giờ)
Giới thiệu về bộ đếm và phân loại (bộ đếm đồng bộ, bộ đếm không đồng bộ, bộ đếm lên, bộ đếm xuống).
Thiết kế bộ đếm nhị phân.
Bài lab: Thiết kế bộ đếm đồng bộ 4-bit.
Phần mềm: Quartus Prime.
Ngôn ngữ: Verilog.
Phần 4: Máy Trạng Thái Hữu Hạn (FSM) (8 giờ)
4.1. Giới Thiệu về Máy Trạng Thái Hữu Hạn (FSM) (2 giờ)
Khái niệm về FSM và ứng dụng trong thiết kế mạch số.
Phân loại FSM (Moore Machine, Mealy Machine).
Biểu diễn FSM bằng sơ đồ trạng thái (State Diagram) và bảng trạng thái (State Table).
4.2. Thiết Kế FSM Đồng Bộ (3 giờ)
Các bước thiết kế FSM đồng bộ.
Chuyển đổi từ sơ đồ trạng thái/bảng trạng thái sang mạch logic.
Hiện thực FSM bằng Verilog.
Bài lab: Thiết kế FSM điều khiển đèn giao thông.
Phần mềm: Quartus Prime.
Ngôn ngữ: Verilog.
4.3. Thiết Kế FSM Không Đồng Bộ (3 giờ)
Giới thiệu về FSM không đồng bộ và các vấn đề liên quan (xung đột, bất định).
Thiết kế FSM không đồng bộ đơn giản.
Bài lab: Thiết kế FSM không đồng bộ (ví dụ: mạch điều khiển chốt cửa).
Phần mềm: Quartus Prime.
Ngôn ngữ: Verilog.
Phần 5: Thiết Kế và Mô Phỏng với Quartus Prime và Ngôn Ngữ Verilog (10 giờ)
5.1. Giới Thiệu về Ngôn Ngữ Verilog và Quartus Prime (2 giờ)
Tổng quan về ngôn ngữ Verilog và các đặc điểm chính.
Giới thiệu về phần mềm Quartus Prime và các công cụ hỗ trợ.
Cài đặt và cấu hình Quartus Prime.
5.2. Thiết Kế Mạch Số với Verilog (4 giờ)
Sử dụng Verilog để mô tả các mạch tổ hợp và tuần tự.
Thực hành thiết kế các khối chức năng số cơ bản bằng Verilog.
Tạo project, compile, và nạp chương trình xuống kit FPGA DE10-Lite.
Bài lab: Thiết kế các mạch số đơn giản (bộ cộng, bộ đếm, thanh ghi…) bằng Verilog.
Phần mềm: Quartus Prime.
Thiết bị: Kit DE10-Lite.
Ngôn ngữ: Verilog.
5.3. Mô Phỏng Mạch Số với Quartus Prime (4 giờ)
Viết Testbench để kiểm tra thiết kế Verilog.
Sử dụng công cụ Simulator trong Quartus Prime để mô phỏng hoạt động của mạch.
Phân tích dạng sóng (waveform) để kiểm tra và gỡ lỗi thiết kế.
Thực hành mô phỏng các mạch số đã thiết kế.
Bài lab: Viết Testbench và mô phỏng các thiết kế Verilog.
Phần mềm: Quartus Prime (Simulator).
Ngôn ngữ: Verilog, Testbench.
III. BẠN SẼ BIẾT GÌ SAU KHI HỌC XONG? (KNOWLEDGE GAINED):
Sau khi hoàn thành khóa học, học viên sẽ có khả năng:
Hiểu rõ các khái niệm cơ bản về mạch số và các phần tử logic.
Phân biệt được mạch tổ hợp và mạch tuần tự.
Thiết kế và hiện thực các mạch tổ hợp cơ bản (bộ mã hóa, giải mã, dồn kênh, phân kênh, so sánh, cộng/trừ…).
Thiết kế và hiện thực các mạch tuần tự cơ bản (Flip-Flop, thanh ghi, bộ đếm).
Thiết kế và phân tích máy trạng thái hữu hạn (FSM).
Sử dụng thành thạo ngôn ngữ Verilog để mô tả phần cứng.
Sử dụng phần mềm Quartus Prime để thiết kế, mô phỏng và kiểm tra mạch số.
Hiện thực các thiết kế trên kit FPGA DE10-Lite.
Có nền tảng vững chắc để tiếp tục học tập và nghiên cứu chuyên sâu về thiết kế vi mạch và hệ thống số.
IV. THỜI GIAN (DURATION):
Thời lượng: 40 giờ (bao gồm lý thuyết, bài tập, thực hành trên phần mềm và kit FPGA).
Hình thức: Online/Offline/Blended (tùy chọn).
Lịch học: Linh hoạt, phù hợp với nhu cầu học viên.
V. YÊU CẦU (PREREQUISITES):
Có kiến thức cơ bản về điện tử và mạch điện.
Có tư duy logic tốt.
Sử dụng thành thạo máy tính và các phần mềm văn phòng.
Yêu cầu học viên chuẩn bị trước:
Máy tính cá nhân có cấu hình đủ mạnh để chạy phần mềm Quartus Prime.
Cài đặt sẵn phần mềm Quartus Prime (phiên bản Lite Edition miễn phí).
Bộ kit FPGA DE10-Lite (cần thiết cho các bài thực hành nạp thiết kế lên phần cứng).
Cáp USB để kết nối kit với máy tính.
VI. ĐỐI TƯỢNG PHÙ HỢP (TARGET AUDIENCE):
Sinh viên các ngành điện tử, cơ điện tử, tự động hóa, CNTT muốn tìm hiểu về thiết kế mạch số và FPGA.
Kỹ thuật viên, kỹ sư đang làm việc trong lĩnh vực thiết kế vi mạch, hệ thống nhúng muốn củng cố kiến thức nền tảng về mạch số.
Người mới bắt đầu muốn học về thiết kế mạch số và ứng dụng trong các hệ thống điện tử.
Bất kỳ ai quan tâm đến lĩnh vực thiết kế vi mạch và mong muốn làm chủ công nghệ FPGA.
VII. MÔ TẢ (DESCRIPTION):
Khóa học “Cơ Sở Mạch Số: Nền Tảng Thiết Kế Logic” là khóa học cơ bản cung cấp cho học viên kiến thức và kỹ năng thiết kế các mạch số, từ các cổng logic cơ bản đến các mạch tổ hợp, tuần tự và máy trạng thái hữu hạn. Chương trình học được thiết kế bài bản, logic, kết hợp giữa lý thuyết và thực hành, giúp học viên nắm vững các khái niệm và phát triển kỹ năng thiết kế mạch số một cách hiệu quả.
Khóa học sử dụng ngôn ngữ mô tả phần cứng Verilog và phần mềm Quartus Prime của Intel (trước đây là Altera) để học viên thiết kế, mô phỏng và kiểm tra các mạch số. Ngoài ra, học viên sẽ được thực hành nạp thiết kế xuống kit FPGA DE10-Lite, giúp củng cố kiến thức và trải nghiệm thực tế quá trình thiết kế và hiện thực hóa mạch số trên phần cứng.
VIII. LỢI ÍCH (BENEFITS):
Nắm vững kiến thức nền tảng về mạch số và thiết kế logic.
Thành thạo ngôn ngữ Verilog và sử dụng phần mềm Quartus Prime.
Có khả năng thiết kế, mô phỏng và kiểm tra các mạch số cơ bản.
Hiện thực hóa thiết kế trên kit FPGA, kết hợp lý thuyết với thực hành.
Tạo tiền đề vững chắc để học tập các khóa học nâng cao về thiết kế vi mạch và FPGA.
Nâng cao năng lực cạnh tranh trên thị trường lao động trong lĩnh vực thiết kế vi mạch, hệ thống nhúng và tự động hóa.
Được học tập với đội ngũ giảng viên giàu kinh nghiệm, nhiệt tình và tâm huyết.
Giáo trình được biên soạn khoa học, dễ hiểu và bám sát thực tế.
Môi trường học tập chuyên nghiệp, trang thiết bị hiện đại (đối với học offline).
IX. CAM KẾT (COMMITMENT):
Cung cấp kiến thức đầy đủ, chính xác và cập nhật về cơ sở mạch số và thiết kế logic.
Đảm bảo học viên nắm vững kiến thức và phát triển kỹ năng thiết kế, mô phỏng mạch số sau khi hoàn thành khóa học.
Hỗ trợ học viên tối đa trong suốt quá trình học tập và thực hành.
Cung cấp môi trường học tập chuyên nghiệp, thân thiện và hiệu quả.
Luôn cập nhật kiến thức và công nghệ mới nhất về thiết kế mạch số và FPGA.
Cam kết mang lại giá trị thiết thực cho học viên, giúp học viên ứng dụng kiến thức vào công việc hiệu quả, nâng cao năng lực cạnh tranh trong thị trường lao động.
X. CÁC THIẾT BỊ, CÔNG CỤ, PHẦN MỀM, NGÔN NGỮ SẼ ĐƯỢC HỌC VÀ SỬ DỤNG TRONG KHÓA HỌC:
Phần mềm:
Quartus Prime (Lite Edition): Phần mềm thiết kế, tổng hợp và mô phỏng chính của Intel (trước đây là Altera) cho các dòng FPGA. Học viên sẽ sử dụng Quartus Prime để thiết kế mạch số, mô phỏng, lập trình cấu hình cho FPGA.
ModelSim: (Tùy chọn) Trình mô phỏng Verilog/VHDL chuyên nghiệp, có thể dùng thay thế cho trình mô phỏng tích hợp trong Quartus Prime.
Ngôn ngữ lập trình:
Verilog: Ngôn ngữ mô tả phần cứng (HDL) chính được sử dụng trong khóa học để thiết kế mạch số.
Thiết bị:
Kit DE10-Lite: Bộ kit phát triển FPGA của hãng Terasic, sử dụng chip FPGA MAX 10 của Intel. Học viên sẽ sử dụng kit này để nạp thiết kế và kiểm tra hoạt động trên phần cứng thực tế.
Máy tính cá nhân: Cấu hình đủ mạnh để chạy phần mềm Quartus Prime (RAM tối thiểu 8GB, khuyến nghị 16GB, ổ cứng SSD).
Cáp USB: Để kết nối kit DE10-Lite với máy tính.
Màn hình (có cổng VGA hoặc HDMI): Sử dụng trong các bài thực hành xuất tín hiệu ra màn hình.
XI. KẾT THÚC (CONCLUSION):
Khóa học “Cơ Sở Mạch Số: Nền Tảng Thiết Kế Logic” là bước khởi đầu quan trọng cho những ai muốn theo đuổi lĩnh vực thiết kế vi mạch và hệ thống số. Hãy đăng ký ngay hôm nay để trang bị cho mình nền tảng kiến thức vững chắc và kỹ năng thiết kế mạch số chuyên nghiệp, sẵn sàng cho những thách thức và cơ hội trong ngành công nghiệp đầy tiềm năng này!
